Der Abtastzyklus unterscheidet sich vom Wandlungszyklus sowohl in zugehöriger Systempriorität, entsprechendem Modus sowie in der Zykluszeit. Die aufgezeichneten Daten des Wandlungszyklus werden in einem niederwertigen Abtastzyklus in Abhängigkeit von der Kanalkonfiguration verarbeitet.
Kanaldaten werden in folgender Reihenfolge abgearbeitet:
oTiefpassfilter (opt.)
oSkalierung (kx + d), Grenzwerte
oFehlerstatistikzähler (opt.)
oMinimum/Maximum-Analyse (opt.)
oHysterese-Vergleicher
Kanalfehlerinformation und die Ergebnisse des Hysteresenvergleichs werden in einem Register zusammengefasst. Mit dem Vergleicher Ergebnis sollten zwei unabhängige Ereignisse veranlasst werden: Trace Trigger und Trace Sample. Wenn der Abtastzyklus vom Wandlungszyklus getriggert wird, bevor die Datenverarbeitung (sowie die Wandler-Ereignisse) des vorhergehenden Zyklus abgeschlossen ist, wird eine Abtastzykluszeitverletzung erkannt (Wandlungszyklus holt den Abtastzyklus ein). Mithilfe dieses Registers lässt sich der Abtastzyklus verbessern (Auflösungskapazität = 1 μs).
In Abhängigkeit von der Systemkonfiguration können sehr schnelle Abtastzyklen in einer Abtastzykluszeit-Verletzung enden. Geringste einstellbare Zykluszeit ist 50 µs.
