Ce registre indique le nombre maximum de blocs Input MTU envoyés sans acquittement du module vers le système supérieur.
Procédure de base avec paramètre par défaut = 1 (pas de transfert)
Si le module considère une trame reçue comme complète (taille de trame atteinte, identificateur de fin de trame défini, etc.), l'échange de données est acquitté à l'aide du registre InputSequence, et le bloc Input MTU (RxBytes) est rempli en utilisant les données de la première trame. Ces données sont considérées en attente jusqu'à ce que le système supérieur lise les données de trame et acquitte le transfert avec le registre OutputSequence. Avant cela, le module ne peut pas créer de nouvelles données de trame, ni un nouveau registre InputSequence dans le bloc Input MTU. La séquence est ensuite répétée.
Pour mieux exploiter la bande passante de transfert, le module peut être configuré de manière à émettre jusqu'à sept blocs Input MTU d'affilée vers le bus sans attendre d'acquittements intermédiaires. Le système supérieur doit absolument pouvoir lire et évaluer chaque séquence. Dans le cas contraire, il est impossible de suivre une séquence de transfert correcte et d'acquitter la séquence. Cela est rendu possible par l'utilisation de temps de cycle identiques ou d'un registre Block Forward Delay.
La structure de base du transfert de données et de l'acquittement de séquence est identique et doit être conservée. Dans le cas contraire, un état d'erreur survient.
Ce paramètre se rapporte uniquement à la direction de réception du module. Dans la direction d'envoi (vers le module), l'application contrôle le comportement par le biais d'octets de contrôle. Le module prend en charge toutes les options.
